디지털논리회로설계 과제(NOT gate)

VHDL 코드

시작 not_gate_demo.vhd


C: > Users > dlrjs > Desktop > 과제 > 디논설 과제1 > not_gate_demo.vhd

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity not_gate is
    port (
        a : in std_logic;
        y : out std_logic
    );
end not_gate;


architecture behavioral of not_gate is
begin
    y <= not a;
end behavioral;
```

NOT gate 회로




시뮬레이션 결과

a = 0 -> y = 1



a = 1 -> y = 0



이번 시뮬레이션에 사용된 게이트는 NOT 게이트이다. NOT 게이트는 입력의 반대되는 값을 출력하는 논리 게이트이다. 이에 따라 시뮬레이션에서 a값에 순서대로 0, 1을 입력했을 때, 결과값인 y값이 1, 0으로 출력되는 것을 확인할 수 있다.